數字鐘電路設計與Multisim仿真

利用Multisim軟件設計並仿真實現一個12小時或24小時制的數字鐘，顯示時、分、秒，有校時、整點報時功能，可以分別對時及分進行單獨校時，使其校正到準確時間。

操作方法

（01）設計方案：利用555產生1kHz的時鐘信號，再利用三個74LS160串聯進行分頻，產生1Hz的時鐘信號，並將其導入用74LS161和與非門設計的00-59的循環計數電路（即數字鐘的“秒”計數電路）中，然後依次是“分”計數電路和“時”計數電路，同時用數碼管顯示出來。最後，再在這基礎上添加整點報時和校時功能。

（02）電路總設計圖見下圖所示。

（03）信號產生電路設計見下圖，原理説明：利用555及電阻電容構成一個能夠產生1kHz時鐘信號的電路，再利用三個十進制的74LS160進行分頻，從而產生1Hz的時鐘信號。

（04）“秒”計數電路和“分”計數電路設計見下圖，原理説明：利用十六進制的74LS161和與非門分別構成0-5循環計數器和0-9循環計數器，圖中均利用的是清零法。

（05）“時”計數電路設計見下圖，原理説明：利用十六進制的74LS161和與非門構成一個0-9循環計數器並能夠進位，但左右兩計數器同時達到“2”和“4”時將它們同時清零，從而實現00-23循環計數的功能。

（06）整點報時電路設計見下圖，原理説明：利用蜂鳴器、與非門及開關實現，當“分”計數電路產生一個低平進位信號時，經過與非門變成高電平，從而使蜂鳴器發出響聲，開關可以實現對該功能的控制。

（07）校時電路設計如下圖，原理説明：利用一個按鈕開關，當開關按下時，就會產生一個低電平給計數器，從而在下降沿時計數器加1。

仿真圖及仿真方法説明

（01）在Multisim軟件裏按設計方案及模塊框圖要求調出所需要的元件，然後連接電路圖，結果如下圖所示。

（02）連好仿真電路圖後，打開仿真開關，進行仿真。由於軟件仿真很慢，要等很久數碼管才會跳“1”。故用信號發生器，設置較高的頻率並使其產生方波，如下圖所示。從而能夠更快的驗證仿真結果，

（03）結果如下圖。結果顯示數碼管能夠正常跳動並進位，當整點報時開關打開時，在達到整點是蜂鳴器響；當按下校時開關時，數碼管會跳動加“1”。

特別提示

仿真時注意要將信號發生器設置較高的頻率，否則仿真時間會很長。

看不懂的或者不清楚原理的可以給我留言，我會盡我所能的幫助你。